エンコーダ出力バッファのためにリニア・メモリ・モデルを用いる装置および方法

专利摘要:
エンコーダ出力バッファのためにリニア・メモリ・モデルを使用する装置および方法が開示される。この装置および方法は、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、例えば複数フレームを有する拡張フレーム伝送の場合のように、おのおのが１つのフレーム伝送に指定されたＮ個のエンコーダ動作へ分割することによってリニア・メモリ出力バッファリングを達成する。Ｎ個のエンコーダ動作のビットは、その後、エンコーダ出力バッファ内にシーケンシャルにバッファされる。ここで、Ｎ個のエンコーダ動作の、バッファされたおのおののエンコーダ動作のビットが、マルチプレクサ・エンジンに読み出される一方、Ｎ個のエンコーダ動作の次のエンコーダ動作のビットが、エンコーダ出力バッファ内に格納される。
公开号:JP2011507356A
申请号:JP2010537116
申请日:2008-12-05
公开日:2011-03-03
发明作者:アンレディー、ビクラム；パーハー、ブッピンダー；リウ、ジンヤン
申请人:クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ；
IPC主号:H04L1-00

专利说明:

[0001] 本特許出願は、２００７年１２月５日に出願され本明細書の譲受人に譲渡され本明細書において参照によって明確に組み込まれている"LINEARMEMORY MODEL FOR THEUMBFLDCH ENCODEROUTPUT BUFFERS"と題された米国仮出願６０／９９２，４６３号に対する優先権を主張する。]
技術分野

[0002] 本開示は、一般に、エンコーダ出力バッファのためにリニア・メモリ・モデルを用いる装置および方法に関し、さらに詳しくは、エンコーダ出力メモリ設計の複雑さを低減するために、拡張されたフレーム伝送を取り扱う制御チャネル・エンコーダ出力バッファにおいて、リニアすなわちシーケンシャルなメモリ・モデルを利用することに関する。]
背景技術

[0003] いくつかの無線通信システムでは、無線ネットワークを通して送信されるべきメディア・アクセス制御（ＭＡＣ）レイヤ・パケットは、まず、サブパケットへ分割される。これらサブパケットは、符号化、インタリーブ、および反復のためにエンコーダに供給される。おのおののサブパケットの出力ビット・ストリームは、コードワードと呼ばれ、サブパケットよりも最大５倍長い。その後、必要ならば、コードワードは、複数のハイブリッド自動反復要求（ＨＡＲＱ）伝送によって送信される。ＨＡＲＱ送信は、一般に、時間の長さによって分離される。例えば、ＨＡＲＱ８では、コードワードは、８フレーム毎に一度送信される。送信されたフレームのおのおのでは、コードワード全体のうちの一部のビットのみが送信される。]
[0004] 従来の設計では、符号化されたコードワードまたは動作の全体が、エンコーダ・バッファまたはメモリに格納される。この設計は、メモリの合計が、到来するＭＡＣパケットすべての長さの総和の少なくとも５倍ある必要がある。例えば、ウルトラ・モバイル・ブロードバンド（ＵＭＢ）システムのための順方向リンク専用チャネル（ＦＬＤＣＨ）伝送では、最悪ケースの数（例えば、すべてのタイル（１２８）について最高のパケット・フォーマット、４レイヤ、および、８フレームのＨＡＲＱインタレース深さ）を仮定すると、従来の設計は、約２５Ｍビットのオン・チップ・メモリを必要とする。]
[0005] メモリ・サイズを縮小するための提案された解決策では、コードワード全体が格納されるのではなく、エンコーダが、コードワード全体を再生成するために再動作し、特定のＨＡＲＱフレーム伝送に必要なビットのみを保存する。したがって、エンコーダが、すべてのＨＡＲＱ伝送のために再動作しても、エンコーダの、ピークＭＩＰＳ（million of instructions per second）バジェットを増加させず、任意の数のＨＡＲＱ伝送を取り扱うことができる柔軟性を持つ。]
[0006] エンコーダの出力は、例えば一例としてＦＬＤＣＨリソースのようなチャネル・リソースをペイントするために、マルチプレクサ（ｍｕｘ）エンジンによって使用される。エンコーダは、常に、おのおののサブパケットのために十分なビットを提供するだろう。しかしながら、ＦＬＤＣＨリソースの一部が、その他いくつかのチャネルによって占有されている場合、ｍｕｘエンジンは、サブパケットのために提供されたすべてのビットを必ずしも使用するとは限らない。そのようなケースを取り扱うために、おのおののサブパケットのビット・ストリーム状態変数のセットが保持される。ビット・ストリーム状態変数は、特に、最初のフレーム（すなわち、ＨＡＲＱフレーム）伝送の開始時において、エンコーダによって初期化され、その後、おのおのの伝送の終了時において、ｍｕｘエンジンによって更新される。おのおのの伝送のデータを符号化している間、エンコーダは、おのおののサブパケットのメモリに書き込まれるべきコードワード部分を見つけるためにこれら変数を使用する。ｍｕｘエンジンによって状態変数が保持されることによって、エンコーダの設計が簡略化される。なぜなら、エンコーダは、（例えば、ＣＱＩ、ビーコン等のような）ＦＬＤＣＨリソースとオーバラップするその他任意のチャネルを知る必要がないからである。]
[0007] 上記設計におけるエンコーダは、次のフレームのためにスケジュールされた動作または割当について常に動作する一方、ｍｕｘエンジンは、現在のフレームについてしか動作しないことが注目される。したがって、例えば拡張されたフレーム伝送（拡張または延長されたフレーム）のような隣接しているフレームにわたって割当または動作が広がった場合、エンコーダは、ｍｕｘエンジンからの最新の状態変数を有しないだろう。この場合、エンコーダは、ビット・ストリーム状態変数についてのある最悪なケースの数字の仮定に基づいて設定され、おのおののサブパケットについて余分なビットを提供する。ｍｕｘエンジンが次のフレームに達する時までに、ビット・ストリーム状態変数が更新され、適切なビットのみを選択するために使用されるだろう。]
[0008] 特に、ＵＭＢＦＬＤＣＨ拡張フレーム伝送の例では、１つのＦＬＤＣＨ割当が、連続して３つのフレームを送信するだろう。従来のエンコーダ設計は、符号化されたビットの３フレーム値を生成し、それらをエンコーダ出力メモリまたはバッファ内に保存するように構成される。しかしながら、このスキームによって、符号化されたビットは、異なる割当からのものとなるか、あるいは、動作が、異なる寿命を持つようになる。例えば、拡張されていない伝送割当または動作からの符号化されたビットは、１フレームしか持続しない一方、拡張された伝送割当からの符号化されたビットは、２またはそれ以上のフレーム持続する。メモリに格納されたビットの寿命のこのような相違によって、エンコーダ出力メモリの設計および動作は極めて複雑になる。したがって、効率的なエンコーダ動作を提供しながら、これら複雑さを低減するエンコーダ出力メモリまたはバッファ設計が望まれている。]
[0009] 態様によれば、無線通信システムで使用される方法が示される。この方法は、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送のために指定されたＮ個のエンコーダ動作へ分割することを含む。さらに、この方法は、Ｎ個のエンコーダ動作のおのおののビットを、エンコーダ出力バッファ内にシーケンシャルにバッファすることを含む。ここで、Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットは、エンコーダ出力バッファからマルチプレクサ・エンジンへ読み出され、Ｎ個のエンコーダ動作の次のエンコーダ動作のビットは、エンコーダ出力バッファ内に格納される。]
[0010] 別の態様によれば、無線通信システムで使用されるトランシーバが開示される。このトランシーバは、エンコーダ出力バッファ、マルチプレクサ・エンジン、およびエンコーダを含む。このエンコーダは、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送のために指定されたＮ個のエンコーダ動作へ分割するように構成されている。さらに、このエンコーダは、Ｎ個のエンコーダ動作のビットを、エンコーダ出力バッファ内にシーケンシャルにバッファするように構成されている。ここで、Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットは、エンコーダ出力バッファからマルチプレクサ・エンジンへ読み出され、Ｎ個のエンコーダ動作の次のエンコーダ動作のビットは、エンコーダ出力バッファ内に格納される。]
[0011] さらに別の態様によれば、無線通信システムで使用される装置が開示される。ここで、この装置は、プロセッサを含んでいる。このプロセッサは、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送のために指定されたＮ個のエンコーダ動作へ分割するように構成されている。さらに、このプロセッサは、Ｎ個のエンコーダ動作のおのおののビットを、エンコーダ出力バッファ内にシーケンシャルにバッファするように構成されている。ここで、Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットは、エンコーダ出力バッファからマルチプレクサ・エンジンへ読み出され、Ｎ個のエンコーダ動作の次のエンコーダ動作のビットは、エンコーダ出力バッファ内に格納される。また、データを格納するためのメモリが、このプロセッサに接続されている。]
[0012] さらに別の態様によれば、無線通信システムで使用される装置が開示される。この装置は、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送のために指定されたＮ個のエンコーダ動作へ分割する手段を含む。この装置はさらに、Ｎ個のエンコーダ動作のおのおののビットを、エンコーダ出力バッファ内にシーケンシャルにバッファするように構成されている。ここで、Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットは、エンコーダ出力バッファからマルチプレクサ・エンジンへ読み出され、Ｎ個のエンコーダ動作の次のエンコーダ動作のビットは、エンコーダ出力バッファ内に格納される。]
[0013] さらなる態様によれば、コンピュータ読取可能媒体を備えるコンピュータ・プログラム製品が開示される。このコンピュータ読取可能媒体は、コンピュータに対して、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送のために指定されたＮ個のエンコーダ動作へ分割させるためのコードを含む。このコンピュータ読取可能媒体はさらに、コンピュータに対して、Ｎ個のエンコーダ動作のおのおののビットを、エンコーダ出力バッファ内にシーケンシャルにバッファさせるためのコードを含む。ここで、Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットは、エンコーダ出力バッファからマルチプレクサ・エンジンへ読み出され、Ｎ個のエンコーダ動作の次のエンコーダ動作のビットは、エンコーダ出力バッファ内に格納される。]
図面の簡単な説明

[0014] 図１は、ここで開示された装置および方法が利用される多元接続無線通信システムを例示する。
図２は、ここで開示された装置および方法が利用される送信機システムまたはアクセス・ポイント（ＡＰ）および受信機システムまたはアクセス端末（ＡＴ）の典型的なブロック図を例示する。
図３は、ここで開示された装置および方法が適用されるトランシーバの典型的なブロック図を例示する。
図４は、図３のトランシーバで使用されるバッファ構成の典型的なブロック図構成を例示する。
図５は、図３のトランシーバによるフレーム符号化のスケジュール、フレームのバッファリング、および多重化を例示する。
図６は、本開示にしたがってデータの符号化およびシーケンシャルなバッファリングのために無線通信システムで使用される方法のフロー・チャートを例示する。
図７は、本開示にしたがってデータを符号化およびバッファリングするための装置を有する別のトランシーバのブロック図を例示する。] 図１ 図２ 図３ 図４ 図５ 図６ 図７
実施例

[0015] まず、本明細書に記載された技術は、例えば符号分割多元接続（ＣＤＭＡ）ネットワーク、時分割多元接続（ＴＤＭＡ）ネットワーク、周波数分割多元接続（ＦＤＭＡ）ネットワーク、直交ＦＤＭＡ（ＯＦＤＭＡ）ネットワーク、シングル・キャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）ネットワーク等のようなさまざまな無線通信ネットワークのために利用されうることに注目される。「ネットワーク」、「システム」という用語はしばしば置換可能に使用される。ＣＤＭＡシステムは、例えばユニバーサル地上ラジオ・アクセス（ＵＴＲＡ）、ＣＤＭＡ２０００等のようなラジオ技術を実現することができる。ＵＴＲＡは、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）およびＣＤＭＡのその他の変形を含んでいる。ＣＤＭＡ２０００は、ＩＳ−２０００規格、ＩＳ−９５規格、およびＩＳ−８５６規格をカバーする。ＴＤＭＡシステムは、例えばグローバル移動体通信システム（ＧＳＭ）のような無線技術を実現することができる。ＯＦＤＭＡシステムは、例えばイボルブドＵＴＲＡ（Ｅ−ＵＴＲＡ）、ＩＥＥＥ ８０２．１１、ＩＥＥＥ ８０２．１６、ＩＥＥＥ ８０２．２０、フラッシュ−ＯＦＤＭ（登録商標）等のような無線技術を実現することができる。ＵＴＲＡおよびＥ−ＵＴＲＡは、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）の一部である。ロング・ターム・イボリューション（ＬＴＥ）は、Ｅ−ＵＴＲＡを用いるＵＭＴＳの最新のリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＵＭＴＳ、ＬＴＥ、およびＧＳＭは、「第３世代パートナシップ計画プロジェクト」（３ＧＰＰ）と命名された組織からドキュメントに記述されている。ｃｄｍａ２０００は、「第３世代パートナシップ計画プロジェクト」（３ＧＰＰ２）と命名された組織からドキュメントに記述されており、例えばウルトラ・モバイル・ブロードバンド（ＵＭＢ）のような改良技術を含みうる。これらさまざまなラジオ技術および規格は、当該技術において周知である。明確化のために、これら技術のある態様が、以下ではＵＭＢまたはＬＴＥについて記載されており、ＵＢＭとＬＴＥとの両方の技術用語が、以下の記載の多くで使用されている。]
[0016] シングル・キャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）は、シングル・キャリア変調および周波数ドメイン等値化を用いる技術である。ＳＣ−ＦＤＭＡは、ＯＦＤＭＡシステムと実質的に同じ複雑さと同程度のパフォーマンスとを有する。ＳＣ−ＦＤＭＡ信号は、その固有のシングル・キャリア構造により、低いピーク対平均電力比（ＰＡＰＲ）を有する。ＳＣ−ＦＤＭＡは、送信電力効率の観点から、低いＰＡＰＲがモバイル端末に大いに有益となるアップリンク通信において特に、大きな注目を集めた。それは現在、３ＧＰＰロング・ターム・イボリューション（ＬＴＥ）またはイボルブドＵＴＲＡにおけるアップリンク多元接続スキームのために動作していると仮定されている。]
[0017] 図１を参照して、ここで開示されている装置および方法が適用される典型的な多元接続無線通信システムが例示されている。アクセス・ポイント１００（ＡＰ）は、複数のアンテナ・グループを含んでおり、１つが１０４および１０６を含み、別のものが１０８および１１０を含み、さらに別のものが１１２および１１４を含んでいる。図１では、おのおののアンテナ・グループについて、２本のアンテナのみが示されている。しかしながら、おのおのアンテナ・グループについて、２本よりも多いあるいは少ないアンテナもまた利用されうる。アクセス端末１１６（ＡＴ）は、アンテナ１１２、１１４と通信しており、アンテナ１１２、１１４は、順方向リンク（ＦＬ）１２０でアクセス端末１１６へ情報を送信し、逆方向リンク（ＲＬ）１１８でアクセス端末１１６から情報を受信する。アクセス端末１２２は、アンテナ１０６、１０８と通信しており、アンテナ１０６、１０８は、順方向リンク１２６でアクセス端末１２２へ情報を送信し、逆方向リンク１２４でアクセス端末１２２から情報を受信する。ＦＤＤシステムでは、通信リンク１１８、１２０、１２４、１２６は、通信のために、異なる周波数を使用しうる。例えば、順方向リンク１２０は、逆方向リンク１１８によって使用されるものとは異なる周波数を使用しうる。] 図１
[0018] アクセス・ポイントは、端末と通信するために使用される固定局であり、アクセス・ポイント、ノードＢ、あるいはその他幾つかの専門用語でも称されうる。アクセス端末はまた、アクセス端末、ユーザ機器（ＵＥ）、無線通信デバイス、端末、アクセス端末、あるいはその他いくつかの専門用語で称されうる。]
[0019] 図２は、開示された方法および装置が利用される無線システムの単なる一例としての複数入力複数出力（ＭＩＭＯ）システム２００の例のブロック図である。システム２００は、（アクセス・ポイントとしても知られている）送信機システム２１０と、（アクセス端末としても知られている）受信機システム２５０とを含む。送信機システム２１０では、多くのデータ・ストリームのトラフィック・データが、データ・ソース２１２から送信機（ＴＸ）データ・プロセッサ２１４へ提供される。] 図２
[0020] 態様では、おのおののデータ・ストリームが、それぞれの送信アンテナを介して送信される。ＴＸデータ・プロセッサ２１４は、おのおののデータ・ストリームのトラフィック・データをフォーマットし、このデータ・ストリームのために選択された特定の符合化スキームに基づいて符号化し、インタリーブして、符合化されたデータを提供する。]
[0021] おのおののデータ・ストリームの符合化されたデータは、ＯＦＤＭ技術を用いてパイロット・データと多重化されうる。パイロット・データは一般に、既知の方法で処理される既知のデータ・パターンであり、チャネル応答を推定するために受信機システムにおいて使用されうる。おのおののデータ・ストリームに関する多重化されたパイロットおよび符合化されたデータは、データ・ストリームのために選択された特定の変調スキーム（例えば、ＢＰＳＫ、ＱＰＳＫ、Ｍ−ＰＳＫ、またはＭ−ＱＡＭ）に基づいて変調（例えば、シンボル・マップ）され、変調シンボルが提供される。おのおののデータ・ストリームのデータ・レート、符号化、および変調は、プロセッサ２３０によって実行される命令群によって決定されうる。]
[0022] すべてのデータ・ストリームの変調シンボルは、（例えば、ＯＦＤＭのための）変調シンボルを処理するＴＸＭＩＭＯプロセッサ２２０に提供される。ＴＸ ＭＩＭＯプロセッサ２２０はその後、ＮＴ個の変調シンボル・ストリームを、ＮＴ個の送信機（ＴＭＴＲ）２２２ａ乃至２２２ｔへ提供する。ある実施形態では、ＴＸ ＭＩＭＯプロセッサ２２０は、データ・ストリームのシンボル、および、そのシンボルが送信されるアンテナへ、ビームフォーミング重みを適用する。]
[0023] 送信機２２２は、１または複数のアナログ信号を提供するために、それぞれのシンボル・ストリームを受信して処理し、さらには、ＭＩＭＯチャネルを介した送信に適切な変調信号を提供するために、このアナログ信号を調整（例えば、増幅、フィルタ、およびアップコンバート）する。さらに、送信機２２２ａ乃至２２２ｔからのＮＴ個の変調信号は、ＮＴ個のアンテナ２２４ａ乃至２２４ｔそれぞれから送信される。]
[0024] 受信機システム２５０では、送信された変調信号がＮＲ個のアンテナ２５２ａ乃至２５２ｒによって受信され、おのおののアンテナ２５２からの受信信号が、それぞれの受信機（ＲＣＶＲ）２５４ａ乃至２５４ｒへ提供される。おのおのの受信機２５４は、それぞれの受信信号を調整（例えば、フィルタ、増幅、およびダウンコンバート）し、この調整された信号をデジタル化してサンプルを提供し、さらにこのサンプルを処理して、対応する「受信された」シンボル・ストリームを提供する。]
[0025] ＲＸデータ・プロセッサ２６０は、ＮＲ個の受信機２５４からＮＲ個のシンボル・ストリームを受信し、受信されたこれらシンボル・ストリームを、特定の受信機処理技術に基づいて処理して、ＮＴ個の「検出された」シンボル・ストリームを提供する。ＲＸデータ・プロセッサ２６０は、検出されたおのおののシンボル・ストリームを復調し、デインタリーブし、復号して、このデータ・ストリームのためのトラフィック・データを復元する。ＲＸデータ・プロセッサ２６０による処理は、送信機システム２１０におけるＴＸＭＩＭＯプロセッサ２２０およびＴＸデータ・プロセッサ２１４によって実行されるものと相補的である。]
[0026] プロセッサ２７０は、上述したように、どの事前符合化行列を使用するのかを定期的に決定する。さらに、プロセッサ２７０は、行列インデクス部およびランク値部を備えた逆方向リンク・メッセージを規定することができる。]
[0027] 逆方向リンク・メッセージは、通信リンクおよび／または受信されたデータ・ストリームに関するさまざまなタイプの情報を備えうる。逆方向リンク・メッセージは、多くのデータ・ストリームのトラフィック・データをデータ・ソース２３６から受け取るＴＸデータ・プロセッサ２３８によって処理され、変調器２８０によって変調され、送信機２５４ａ乃至２５４ｒによって調整され、基地局２１０へ送り戻される。]
[0028] 送信機システム２１０では、受信機システム２５０からの変調信号が、アンテナ２２４によって受信され、受信機２２２によって調整され、復調器２４０によって復調され、ＲＸデータ・プロセッサ２４２によって処理されて、受信機システム２５０によって送信された逆方向リンク・メッセージを抽出する。さらに、プロセッサ２３０は、ビームフォーミング重みを決定するためにどの事前符合化行列を使用するかを決定するために、この抽出されたメッセージを処理する。]
[0029] 図３は、ここで開示された装置および方法が適用されうるトランシーバ３００の例を図示する。トランシーバ３００は、１つの態様では、例えば図２における送信機２１０のようなアクセス・ポイントとして実現されうる。ここで開示された装置および方法は、エンコーダ動作に関連しているので、図３は、特にトランシーバ３００の送信機部分のみを例示する。トランシーバ３００は、ジョブ処理ユニット３０２を含む。これは、デジタル信号プロセッサ（ＤＳＰ）またはその他任意の適切なプロセッサ・デバイスによって実現されうる。このユニット３０２は、トランシーバ３００によって送信されるべきデータを体系化し、エンコーダ３０４へビット・ストリームを出力する。例示されたようなジョブ処理ユニット３０２は、１つの態様では、ＵＭＢシステムのためのＦＬＤＣＨデータを体系化するように構成されうる。ＬＴＥシステムの別の例では、この処理ユニット３０２は、物理ダウンリンク共有チャネル（ＰＤＳＣＨ）を処理および体系化するように構成されうる。] 図２ 図３
[0030] エンコーダ３０４は、単なる例であるが、例えば畳み込み符号化またはターボ符号化のような、任意の数の周知の符号化スキームを用いてビット・ストリーム・データを符号化する。態様では、エンコーダ３０４は、例えば拡張されたフレーム伝送のように、特定の割当のために符号化されたビットの全体ではなく、次のフレーム伝送のために符号化された十分なビットを生成し出力するように構成されうる。フレームは、設定されたビット数であり、フレームは、多くの割当をも含みうることが注目される。説明するように、例えば、ＵＭＢシステムにおけるＦＬＤＣＨ拡張フレーム伝送のような２またはそれ以上のシーケンシャルなフレームにわたる伝送を指示する割当またはエンコーダ動作の場合、エンコーダ３０４は、Ｎ個のシーケンシャルなフレーム（すなわち、Ｎが２またはそれ以上である場合の拡張されたフレーム、あるいはマルチ・フレーム）からなるエンコーダ・ジョブを、Ｎ個のシーケンシャルなフレームに等しい、Ｎ個のエンコーダ動作へ分割するように構成されうる。これらエンコーダ動作のおのおのは、１つのフレーム伝送について、エンコーダ出力バッファまたはメモリ３０６に出力される。このように、拡張されたフレーム伝送を分割することにより、バッファ３０６内における、異なる寿命を有する（例えば、いくつかの割当は、１フレーム持続し、拡張されたフレーム伝送割当は、１より多いフレーム持続する）割当またはエンコーダ動作をなくす。]
[0031] エンコーダ３０４から出力された符号化されたビット・ストリームが、エンコーダ出力バッファ３０６にバッファされた場合、１つのフレーム伝送のために、不足のない適度な量の符合化されたビットが出力される。態様では、リニア・メモリ・モデルにしたがって出力バッファ３０６が設定される。符合化されたフレームの符合化されたビットは、バッファ３０６内にシーケンシャルにバッファ、すなわち格納される。特定の例において、出力バッファ３０６は、エンコーダ出力メモリのためのピン・ポン・リニア・バッファ・メモリにしたがって設定されうる。なぜなら、リニア・メモリ・モデルは、高ＭＩＰＳであり、かつメモリ効率が良いからである。ピン・ポン・リニア・バッファ・モデルは、符合化されたビットが、エンコーダ出力バッファをシーケンシャルに占有することを意味する。]
[0032] 出力バッファ３０６がリニア・ピン・ポン・バッファ・モデルにしたがってどのように設定されるかの一例として、図４は、バッファ３０６の典型的なブロック図を例示する。ピン・ポン・バッファ・モデルにしたがって体系化されたバッファ３０６は、体系的に分離された２つのバッファ４０２およびバッファ４０４を含む。これらは、エンコーダ出力バッファ０およびエンコーダ出力バッファ１とラベルされている。分離された２つのバッファを利用することによって、ピン・ポン・リニア・バッファ・モデルは、エンコーダ処理を用いた１つのバッファからマルチプレクサへの出力と、別のバッファへの格納とをオーバラップさせることが可能となる。すなわち、１つのバッファ内のデータがマルチプレクサに読み出される一方、次のデータ・セットが、別のバッファへ読み取られる。バッファ４０２およびバッファ４０４で見られるように、異なる数の割当または動作について符合化されたさまざまなビットが、フレームについて格納されうる。ここで、バッファ４０２およびバッファ４０４のおのおのは、１つの伝送フレームについて符合化されたビットを混合して格納する。動作または割当のおのおのは、例として、バッファ４０２の異なるブロック・サイズのバッファ・エントリ４０６、４０８、４１０によって例示されるように、異なる数のビットを備えうる。] 図４
[0033] バッファ３０６のリニア・メモリ・モデルを用いて既に説明したように、マルチ・フレーム拡張伝送割当を有するエンコーダ・ジョブまたは動作のバッファリングに関し、異なる割当またはエンコーダ動作からの符合化されたビットは、バッファ内で同じ寿命を持つべきである。したがって、ここで開示されたエンコーダ３０４は、Ｎ個の拡張フレームを有するマルチ・フレーム・エンコーダ動作を、Ｎ個の個別の動作に分割または分解するように構成される。例えば、３つのフレームにわたるマルチ・フレーム拡張伝送のためのエンコーダ動作では、この動作が、おのおのが１つのフレーム伝送である３つのエンコーダ・ジョブまたは動作に分割されるだろう。したがって、エンコーダ３０４は、バッファ・エントリ４１０によって示されるように、分割されたＮ個のエンコーダ・ジョブのうちの最初に符合化された最初のビットを、エンコーダ出力バッファ０（４０２）へ格納するだろう。このエントリ４１０は、Ｎ個の個別のエンコーダ動作に分割されたＮ個のフレームのうちのオリジナルの拡張フレーム伝送動作“３”について示されている。（図４の拡張フレーム０に示すように）エントリ４１０内のビットは、分割されたＮ個のフレームのうちの最初について符号化されたビットである。] 図４
[0034] Ｎ個の個別のエンコーダ動作のうちの最初の符号化とバッファ４０２への格納の後、Ｎ個の個別のエンコーダ動作の次の１つが符号化される。そして、マルチプレクサによってインタリーブされる前にバッファされる。上記例に続いて、このオリジナルの動作“３”の次のエンコーダ動作は、符号化されたビットを生成する。これらビットは、図４におけるエントリ４１２によって例示され、拡張フレーム１として示されるように、エンコーダ出力バッファ１（４０４）に格納される。エントリ４１０およびエントリ４１２のサイズは、同じに示されていることが注目される。これは、Ｎ個の個別のエンコーダ動作のおのおのが、おおよそ同じ数の符号化されたビットの符号化を達成することを意味する。しかしながら、態様では、Ｎ個のフレームのオリジナルのＭＡＣレイヤ割当または動作の分割は、この割当または動作に割り当てられた直交周波数分割多重化（ＯＦＤＭ）トーンの数に基づく。したがって、この分割は、拡張フレーム伝送のために割り当てられたＯＦＤＭトーンの合計数を、フレーム毎に割り当てられたトーンにほぼ等しい数に分割することによって達成される。その結果、バッファ４０２およびバッファ４０４のそれぞれのエントリ４１０およびエントリ４１２の例において格納された符号化されたビットの数は、ほぼサイズが等しくなるであろう。] 図４
[0035] 図３に再び示すように、トランシーバ・デバイス３００はまた、（ＭＵＸエンジンとも称される）マルチプレクサ３０８を含む。これは、エンコーダ出力バッファ３０６から読み出された符号化されたデータをインタリーブする役目を果たす。この符号化されインタリーブされたデータは、アンテナ３１２を介した無線ＲＦ伝送に適切な任意の変調スキームにしたがって動作する変調器３１０に送られる。] 図３
[0036] ＭＵＸエンジン３０８は、フレームの終了時において、符号化されたビットのカウント、またはビット・ストリーム状態を更新するように構成されていることが注目される。このビット・ストリームのコンテキスト状態は、エンコーダ３０４へ送られる。これによって、エンコーダは、伝送のためにインタリーブされ出力されたこれらビットの状態を知ることができるようになる。拡張フレーム伝送の場合、エンコーダ３０４は、フレームが終了する前に、符号化動作を実行するので、エンコーダ３０４は、ＭＵＸエンジン３０８からの最新の状態変数情報を持たないであろう。この場合、エンコーダは、ビット・ストリーム状態のためのいくつかの最悪ケース数を仮定し、オリジナルの拡張フレーム伝送動作のうちの分割されたフレームのおのおのについて、いくつかの追加ビットを提供するように構成される。ＭＵＸエンジン３０８が、Ｎ個のエンコーダ動作のうちの次のフレームに達する時までに、ビット・ストリーム状態変数が、エンコーダ３０４によって受信および更新され、次のフレームのために適切なビットのみを選択するために使用されるだろう。生成されたこれら追加ビットは、特に、拡張フレーム伝送がＵＭＢ内の低パケット・フォーマットに対してのみ向けられている実装の場合、エンコーダ出力バッファ・サイズを増加させないであろうことが注目される。ここで開示されている方法および装置はまた、例えば、変調および符号化スキーム（ＭＣＳ）を備えたＬＴＥシステム内の低パケット・フォーマットに対しても適用可能である。]
[0037] エンコーダ３０４、出力バッファ３０６、およびＭＵＸエンジン３０８間のインタラクションのタイミングの例示として、図５は、フレーム符号化、フレームのバッファ、および多重化の時間スケジュールを例示する。例示するように、エンコーダ３０４は、この例ではフレーム０であり参照番号５０４によって示されるフレームの符号化を開始する矢印５０２によって示されるように初期化される。初期化では、エンコーダは、状態ノードを初期化し、状態ノード情報（すなわち、ビット・ストリーム状態変数）をコピーする。エンコーダ３０４は、符号化されたビットを、格納のために、バッファ３０６（例えば、エンコーダ出力バッファ４０２）部分に出力する。時間ｔ１では、格納されたフレーム５０４がＭＵＸエンジン３０８へと読み出され、符号化されたビットのインタリーブが実行される。バッファ３０６からの符号化されたビットをＭＵＸエンジンが処理している期間内に、エンコーダ３０４は、矢印５０６によって示されるように、最初のフレーム（フレーム０ ５０４）のビットの符号化および格納を完了する。この時、エンコーダ３０４は、この例ではフレーム１と呼ばれ参照番号５０８で示される次のフレームのビットの符号化を開始するだろう。ＭＵＸエンジン３０８が、時間ｔ２によってその終了が示されるフレーム０の処理を完了していないと、エンコーダ３０４は、ＭＵＸエンジン３０８からの最新のビット・ストリーム状態情報を持たないであろう。したがって、エンコーダ３０６は、次のフレームの符号化のために、ビット・ストリーム状態の保守的な推定値を仮定するように構成される。つまり、エンコーダ３０６は、前のフレーム０（５０４）について、ほとんどシンボルが多重化されていないと仮定する。経験ベースまたは任意ベース、あるいは、特定の通信システムに基づいて適切な数に設定されうる。この保守的な推定によって、次のフレーム（すなわち、フレーム１（５０８））のために必要とされるものよりも多くのビットが生成されるであろう。] 図５
[0038] 時間ｔ２では、ＭＵＸエンジン３０８は、フレーム０の多重化を完了し、その後、矢印５１０によって示すように、更新されたビット・ストリーム状態情報を、伝送用のサブパケットへコピーする。さらにこの時、ＭＵＸエンジン３０８は、次のエンコーダ動作の符号化に使用するために、更新されたビット・ストリーム状態情報をエンコーダ３０４へ通信する。さらに、時間ｔ２では、ＭＵＸエンジン３０８が、アクティブ・キューとなるバッファ３０６の別の部分（すなわち、エンコーダ出力バッファ１（４０４））からの、符号化されたビットの読み出しを開始する。拡張フレーム割当または動作の何れも、ＭＵＸエンジン３０８が、ビット・ストリーム状態を内部的に更新することを必要とする。これによって、Ｎ個のシーケンシャルなフレームの次のフレームが、拡張フレーム伝送ジョブへと適切に与えられ、対応する適切なビットが、ＭＸＵエンジン３０８によって選択される。この動作は、矢印５１２によって示される。当業者によって理解されるように、図５の時間スケジュールは、拡張フレーム伝送を含むすべてのサブパケットまたはフレームについて、必要に応じて繰り返されることにより継続する。] 図５
[0039] 図６は、リニア・メモリ・モデルに基づいてデータの符号化およびバッファを行うために、無線通信システムで使用される方法６００のフロー・チャートを例示する。この方法６００は、例として、図１または図２のいずれかに示す伝送と同様に、図３で例示されているトランシーバ・デバイス３００のさまざまな構成要素によって実現される。] 図１ 図２ 図３ 図６
[0040] この方法６００は、ブロック６０２に示すように、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送からなるＮ個のエンコーダ動作に分割することで開始される。ブロック６０２の処理は、エンコーダ３０４、ＤＳＰまたはその他の適切なプロセッサ、またはこれらの組み合わせによって実施されうる。ブロック６０２におけるエンコーダ動作の分割の後、フローは、ブロック６０４に進む。ここでは、Ｎ個のエンコーダ動作のおのおのの符号化されたビットが、エンコーダ出力バッファ内にシーケンシャルにバッファされる。すなわち、分割されたＮ個のエンコーダ動作のおのおのが、バッファ３０６内に連続的にバッファされる。そして、Ｎ個の動作のうちの最初の動作が、リニア・モデル・バッファ３０６部分（例えば、最初の部分４０２）に符号化され、Ｎ個のエンコーダ動作の次の動作が、バッファ３０６（例えば、第２の部分４０４）にバッファされ、Ｎ個のエンコーダ動作のさらに次の動作がバッファ３０６（例えば、最初のエンコーダ動作からのビットはＭＵＸエンジン４０８によって読み出されているので、現在フリーである第１の部分４０２）内にバッファされる等である。]
[0041] さらにブロック６０４で示すように、Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットが、バッファからマルチプレクサ・エンジンに読み出される一方、Ｎ個のエンコーダ動作の次のエンコーダ動作のビットが、エンコーダ出力バッファ内に格納される。この動作の一例は、上述したピン・ポン・リニア・バッファ・モデルである。ブロック６０４の処理は、一例として、図３に例示されるようなエンコーダ３０４、バッファ３０６、およびＭＵＸエンジン３０８によって達成されうることが注目される。あるいは、ブロック６０４の処理のさまざまな部分が、コードまたはプロセッサ命令群を格納するメモリと結合された任意の適切なプロセッサやＤＳＰのようなプロセッサによって達成されうる。方法６００の処理を実現するさらなるプロセッサおよびメモリの例は、図３における代替プロセッサ３１４およびメモリ３１６によって例示されている。] 図３
[0042] 方法６００はさらに、破線ブロック６０６に示す処理を含む。これらの処理は、方法６００の最も広い実施のためには必ずしも必要ではない。ブロック６０６によって示されるように、方法６００はさらに、マルチプレクサ・エンジンによって１つのエンコーダ動作が多重化された後に、Ｎ個のエンコーダ動作のうちの１つのエンコーダ動作の符号化されたビットに基づいてビット・ストリーム状態を更新することを含む。したがって、上述したように、ＭＵＸエンジン４０８が、エンコーダ動作の多重化を完了した場合、マルチプレクサ４０８によって使用されているビットに基づいて、ビット・ストリーム状態が更新される。さらに、明示されていないものの、ブロック６０６の処理は、ＭＵＸエンジンの動作の多重化を実行することを本質的に含んでいることが注目される。ビット・ストリーム状態を更新した後、ブロック６０６においても示されるように、更新されたビット・ストリーム状態を用いて、Ｎ個のエンコーダ動作の連続した次の１つから、マルチプレクサ・エンジンのために適切なビットが選択される。]
[0043] 図７は、符号化動作および符号化動作から生成されたビットのリニア・バッファリングのために利用される装置７０２を含む無線通信システムにおいて使用されるトランシーバ・デバイス７００のブロック図を例示する。装置７０２は、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送に指定されたＮ個のエンコーダ動作へ分割するためのモジュールまたは手段７０４を含む。手段７０４は、例えばエンコーダ３０４のようなエンコーダ内のロジックまたはプロセッサ、ジョブ・プロセッサ３０２、例えばＤＳＰのようなその他任意のプロセッサ、あるいはこれら任意の組み合わせによって実現される。手段７０４の機能は、図６のブロック６０２と関連して上述された機能と類似していることが注目される。] 図６ 図７
[0044] 手段７０４によって決定された符号化されたＮ個のエンコーダ動作は、その後、バス７０６またはそれに類似した適切な通信カップリングによって、装置７０２内のその他さまざまなモジュールまたは手段へ通知される。図７の特定の例では、手段７０４によって生成された符号化されたビットは、Ｎ個のエンコーダ動作のおのおののビットを、エンコーダ出力ビットへシーケンシャルにバッファする手段７０８へと、バス７０６を介して通知される。態様では、Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットは、手段７０８によってバッファからマルチプレクサ・エンジンへ読み出され、Ｎ個のエンコーダ動作の次のエンコーダ動作のビットは、手段７０８によって、エンコーダ出力バッファ内に格納されることが注目される。手段７０８は、一例として、図３の例からのエンコーダ３０４、プロセッサ３０２、バッファ３０６、またはＭＵＸエンジン３０８のうちの１または複数によって、あるいは、追加のＤＳＰまたは類似のプロセッサの支援を受けて実現される。手段７０８の機能は、図６の方法のブロック６０４において実行される機能と類似していることが注目される。] 図３ 図６ 図７
[0045] 装置７０２はさらに、マルチプレクサ・エンジンによる１つのエンコーダ動作の多重化の後、Ｎ個のエンコーダ動作のうちの１つのエンコーダ動作の符号化されたビットに基づいてビット・ストリーム状態を更新するためのオプション手段７１０を含みうる。手段７１０は、例えば、ＭＵＸエンジン３０８、バッファ３０６、エンコーダ３０４、例えばＤＳＰのようなプロセッサ、あるいはこれら任意の組み合わせによって実現されうる。さらに、手段７１０の機能は、図６のブロック６０６と関連して説明した処理に類似していることが注目される。] 図６
[0046] さらに、装置７０２は、更新されたビット・ストリーム状態を用いて、Ｎ個のエンコーダ動作のシーケンシャルな次の１つから、マルチプレクサ・エンジンのための適切なビットを選択するための別のオプション手段７１２を含みうる。手段７１２は、例えば、ＭＵＸエンジン３０８、バッファ３０６、エンコーダ３０４、例えばＤＳＰのようなプロセッサ、またはこれら任意の組み合わせによって実現される。さらに、手段７１２の機能は、図６のブロック６０６と関連して説明した処理に類似していることが注目される。] 図６
[0047] 装置７０２はさらに、いずれかのモジュールの処理および挙動を達成するためのコンピュータ読取可能命令群およびデータを格納するように構成されたオプションのコンピュータ読取可能媒体またはメモリ・デバイス７１４を含みうる。さらに、装置７０２は、メモリ７１４内のコンピュータ読取可能命令群を実行するプロセッサ７１６を含み、装置７０２内のさまざまなモジュールまたは手段の１または複数の機能を実行するように構成されうる。]
[0048] 当業者であれば、情報および信号は、さまざまな異なる技術および技法のうちの何れかを用いて表されることを理解するだろう。例えば、上記説明を通じて参照されうるデータ、命令群、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光学場または光学粒子、あるいはこれらの任意の組み合わせによって表現されうる。]
[0049] 説明を単純にする目的で、これら方法は、一連の動作として示され説明されているが、これら方法は、幾つかの動作が本明細書で示され記載されたものとは異なる順序で、あるいは他の動作と同時に生じうるので、本明細書に記載の処理は、これら動作の順序によって限定されないことが理解されるべきである。例えば、当業者であれば、これら方法はその代わりに、例えば状態図におけるように、一連の相互関連する状態またはイベントとして表されうることを認識するだろう。さらに、本明細書で開示された主題とする方法にしたがって方法を実現するために、必ずしも例示された全ての動作が必要とされる訳ではない。]
[0050] 当業者であればさらに、本明細書で開示された実施形態に関連して記載されたさまざまな例示的な論理ブロック、モジュール、回路、およびアルゴリズム・ステップが、電子工学ハードウェア、コンピュータ・ソフトウェア、あるいはこれらの組み合わせとして実現されることを理解するであろう。ハードウェアとソフトウェアとの相互置換性を明確に説明するために、さまざまな例示的な構成要素、ブロック、モジュール、回路、およびステップが、それらの機能の観点から一般的に記述された。それら機能がハードウェアとしてまたはソフトウェアとして実現されるかは、特定のアプリケーションおよびシステム全体に課せられている設計制約に依存する。当業者であれば、特定のアプリケーションおのおのに応じて変化する方法で上述した機能を実現することができる。しかしながら、この適用判断は、本発明の範囲からの逸脱をもたらすものと解釈されるべきではない。]
[0051] 本明細書で開示された実施形態に関連して記述されたさまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを用いて実現または実施されうる。汎用プロセッサとしてマイクロプロセッサを用いることが可能であるが、代わりに、従来技術によるプロセッサ、コントローラ、マイクロコントローラ、あるいは状態機器を用いることも可能である。プロセッサは、例えばＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１または複数のマイクロプロセッサ、またはその他任意のこのような構成である計算デバイスの組み合わせとして実現することも可能である。]
[0052] 本明細書で開示された実施形態に関連して記述された方法やアルゴリズムのステップは、ハードウェアによって直接的に、プロセッサによって実行されるソフトウェア・モジュールによって、または、これらの組み合わせによって具体化される。ソフトウェア・モジュールは、ＲＡＭメモリ、フラッシュ・メモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハード・ディスク、リムーバブル・ディスク、ＣＤ−ＲＯＭ、あるいは当該技術分野で知られているその他の型式の記憶媒体に収納されうる。典型的な記憶媒体は、プロセッサがそこから情報を読み取り、またそこに情報を書き込むことができるようにプロセッサに結合される。または、記憶媒体はプロセッサに統合されることができる。このプロセッサと記憶媒体とは、ＡＳＩＣ内に存在することができる。ＡＳＩＣは、ユーザ端末内に存在することもできる。あるいはプロセッサと記憶媒体とは、ユーザ端末内のディスクリート部品として存在することができる。]
[0053] １または複数の典型的な例では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、あるいはそれらの任意の組み合わせで実現されうる。ソフトウェアで実現される場合、これら機能はコンピュータ読取可能媒体に格納されうるか、あるいは、コンピュータ読取可能媒体上の１または複数の命令群またはコードとして送信されうる。コンピュータ読取可能媒体は、コンピュータ記憶媒体と通信媒体との両方を含む。これらは、コンピュータ・プログラムのある場所から別の場所への転送を容易にする任意の媒体を含む。記憶媒体は、コンピュータによってアクセスされる利用可能な任意の媒体でありうる。]
[0054] 例として、限定することなく、そのようなコンピュータ読取可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたはその他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、所望のプログラム・コード手段を命令群またはデータ構造の形式で搬送または格納するために使用され、しかも、コンピュータによってアクセスされうるその他任意の媒体を備えうる。さらに、いかなる接続も、コンピュータ読取可能媒体と適切に称される。例えば、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、デジタル加入者線（ＤＳＬ）、あるいは、例えば赤外線、無線およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバ、あるいはその他の遠隔ソースからソフトウェアが送信される場合、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、ＤＳＬ、あるいは、例えば赤外線、無線およびマイクロ波のような無線技術が、媒体の定義に含まれる。本明細書で使用されるｄｉｓｋおよびｄｉｓｃは、コンパクト・ディスク（ＣＤ）、レーザ・ディスク、光ディスク、デジタル・バーサタイル・ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイ・ディスク（ＢＤ）を含む。通常、ｄｉｓｋは、データを磁気的に再生し、ｄｉｓｃは、レーザを用いてデータを光学的に再生する。上記の組み合わせもまた、コンピュータ読取可能媒体の範囲内に含まれるべきである。]
[0055] 本明細書で開示された例は、いかなる当業者であっても、ここで開示された主題を製造または使用できるように提供される。これら開示された例に対する様々な変形例もまた、当業者には明らかであって、本明細書で定義された一般的な原理は、本開示の教示から逸脱することなく他の実施形態にも適用されうる。用語「典型的」は、本明細書において、「例、事例、または実例として役立つ」ことを意味するために用いられていることが注目される。本明細書で「典型的」と記載されている例は、必ずしも他の例よりも好適であるとか有利であると解釈される必要はない。このように、本開示は、本明細書で示された例に限定されるものではなく、本明細書で開示された原理および新規な特徴に一致した最も広い範囲に相当することが意図されている。]

权利要求:

請求項1
無線通信システムで使用される方法であって、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送のために指定されたＮ個のエンコーダ動作へ分割することと、前記Ｎ個のエンコーダ動作のおのおののビットを、エンコーダ出力バッファ内にシーケンシャルにバッファすることとを備え、前記Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットが、前記エンコーダ出力バッファからマルチプレクサ・エンジンへ読み出され、前記Ｎ個のエンコーダ動作の次のエンコーダ動作のビットが、前記エンコーダ出力バッファ内に格納される方法。
請求項2
前記マルチプレクサ・エンジンによる１つのエンコーダ動作の多重化の後、前記Ｎ個のエンコーダ動作のうちの１つのエンコーダ動作の符号化されたビットに基づいて、ビット・ストリーム状態を更新することと、前記更新されたビット・ストリーム状態を用いて、前記Ｎ個のエンコーダ動作のシーケンシャルな次の１つから、前記マルチプレクサ・エンジンのための適切なビットを選択することとをさらに備える請求項１に記載の方法。
請求項3
前記更新されたビット・ストリーム状態を、次のエンコーダ動作のために、前記エンコーダへ送信することをさらに備える請求項２に記載の方法。
請求項4
前記Ｎ個のフレームを有するエンコーダ動作は、ＵＭＢ拡張フレーム伝送である請求項１に記載の方法。
請求項5
前記エンコーダ出力バッファは、少なくとも第１のバッファ部分および第２のバッファ部分を有するピン・ポン・リニア・バッファとして設定される請求項１に記載の方法。
請求項6
前記Ｎ個のエンコーダ動作のうちの第１のバッファされたエンコーダ動作のビットが、前記エンコーダ出力バッファの第１のバッファ部分および第２のバッファ部分のうちの１つから、前記マルチプレクサ・エンジンへ読み出され、前記Ｎ個のエンコーダ動作のうちの次の第２のシーケンシャルなエンコーダ動作のビットが、前記エンコーダ出力バッファの第１のバッファ部分および第２のバッファ部分のうちの別の１つに格納される請求項５に記載の方法。
請求項7
前記エンコーダは、ＵＭＢＦＬＤＣＨエンコーダである請求項１に記載の方法。
請求項8
前記エンコーダは、ＬＴＥＰＤＳＣＨエンコーダである請求項１に記載の方法。
請求項9
前記Ｎ個のシーケンシャルなフレームを有するエンコーダ動作は、拡張されたフレーム伝送である請求項１に記載の方法。
請求項10
無線通信システムで使用されるトランシーバであって、エンコーダ出力バッファと、マルチプレクサ・エンジンと、エンコーダとを備え、前記エンコーダは、前記エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送のために指定されたＮ個のエンコーダ動作へ分割し、前記Ｎ個のエンコーダ動作のビットを、前記エンコーダ出力バッファ内にシーケンシャルにバッファするように構成され、前記Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットが、前記エンコーダ出力バッファからマルチプレクサ・エンジンへ読み出され、前記Ｎ個のエンコーダ動作の次のエンコーダ動作のビットが、前記エンコーダ出力バッファ内に格納されるトランシーバ。
請求項11
前記マルチプレクサ・エンジンは、多重化の後、前記Ｎ個のエンコーダ動作のうちの１つの符号化されたビットに基づいて、ビット・ストリーム状態を更新し、前記更新されたビット・ストリーム状態を用いて、前記Ｎ個のエンコーダ動作のシーケンシャルな次の１つから、前記マルチプレクサ・エンジンのための適切なビットを選択するように構成された請求項１０に記載のトランシーバ。
請求項12
前記マルチプレクサ・エンジンはさらに、前記更新されたビット・ストリーム状態を、次のエンコーダ動作のために、前記エンコーダへ送信する請求項１１に記載のトランシーバ。
請求項13
前記Ｎ個のフレームを有するエンコーダ動作は、ＵＭＢ拡張フレーム伝送である請求項１０に記載のトランシーバ。
請求項14
前記エンコーダ出力バッファは、少なくとも第１のバッファ部分および第２のバッファ部分を有するピン・ポン・リニア・バッファとして設定される請求項１０に記載のトランシーバ。
請求項15
前記Ｎ個のエンコーダ動作のうちの第１のバッファされたエンコーダ動作のビットが、前記エンコーダ出力バッファの第１のバッファ部分および第２のバッファ部分のうちの１つから、前記マルチプレクサ・エンジンへ読み出され、前記Ｎ個のエンコーダ動作のうちの次の第２のシーケンシャルなエンコーダ動作のビットが、前記エンコーダ出力バッファの第１のバッファ部分および第２のバッファ部分のうちの別の１つに格納される請求項１４に記載のトランシーバ。
請求項16
前記エンコーダは、ＵＭＢＦＬＤＣＨエンコーダである請求項１０に記載のトランシーバ。
請求項17
前記エンコーダは、ＬＴＥＰＤＳＣＨエンコーダである請求項１０に記載のトランシーバ。
請求項18
前記Ｎ個のシーケンシャルなフレームを有するエンコーダ動作は、拡張されたフレーム伝送である請求項１０に記載のトランシーバ。
請求項19
無線通信システムで使用される装置であって、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送のために指定されたＮ個のエンコーダ動作へ分割する手段と、前記Ｎ個のエンコーダ動作のおのおののビットを、エンコーダ出力バッファ内にシーケンシャルにバッファする手段とを備え、前記Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットが、前記エンコーダ出力バッファからマルチプレクサ・エンジンへ読み出され、前記Ｎ個のエンコーダ動作の次のエンコーダ動作のビットが、前記エンコーダ出力バッファ内に格納される装置。
請求項20
前記マルチプレクサ・エンジンによる１つのエンコーダ動作の多重化の後、前記Ｎ個のエンコーダ動作のうちの１つのエンコーダ動作の符号化されたビットに基づいて、ビット・ストリーム状態を更新する手段と、前記更新されたビット・ストリーム状態を用いて、前記Ｎ個のエンコーダ動作のシーケンシャルな次の１つから、前記マルチプレクサ・エンジンのための適切なビットを選択する手段とをさらに備える請求項１９に記載の装置。
請求項21
前記更新されたビット・ストリーム状態を、次のエンコーダ動作のために、前記エンコーダへ送信する手段をさらに備える請求項２０に記載の装置。
請求項22
前記Ｎ個のフレームを有するエンコーダ動作は、ＵＭＢ拡張フレーム伝送である請求項１９に記載の装置。
請求項23
前記エンコーダ出力バッファは、少なくとも第１のバッファ部分および第２のバッファ部分を有するピン・ポン・リニア・バッファとして設定される請求項１９に記載の装置。
請求項24
前記Ｎ個のエンコーダ動作のうちの第１のバッファされたエンコーダ動作のビットが、前記エンコーダ出力バッファの第１のバッファ部分および第２のバッファ部分のうちの１つから、前記マルチプレクサ・エンジンへ読み出され、前記Ｎ個のエンコーダ動作のうちの次の第２のシーケンシャルなエンコーダ動作のビットが、前記エンコーダ出力バッファの第１のバッファ部分および第２のバッファ部分のうちの別の１つに格納される請求項２３に記載の装置。
請求項25
前記エンコーダは、ＵＭＢＦＬＤＣＨエンコーダである請求項１９に記載の装置。
請求項26
前記エンコーダは、ＬＴＥＰＤＳＣＨエンコーダである請求項１９に記載の装置。
請求項27
前記Ｎ個のシーケンシャルなフレームを有するエンコーダ動作は、拡張されたフレーム伝送である請求項１９に記載の装置。
請求項28
無線通信システムで使用される装置であって、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送のために指定されたＮ個のエンコーダ動作へ分割し、前記Ｎ個のエンコーダ動作のおのおののビットを、エンコーダ出力バッファ内にシーケンシャルにバッファするように構成されたプロセッサを備え、前記Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットが、前記エンコーダ出力バッファからマルチプレクサ・エンジンへ読み出され、前記Ｎ個のエンコーダ動作の次のエンコーダ動作のビットが、前記エンコーダ出力バッファ内に格納され、前記装置は、前記プロセッサに接続され、データを格納するメモリをさらに備える装置。
請求項29
前記プロセッサはさらに、前記マルチプレクサ・エンジンによる１つのエンコーダ動作の多重化の後、前記Ｎ個のエンコーダ動作のうちの１つのエンコーダ動作の符号化されたビットに基づいて、ビット・ストリーム状態を更新し、前記更新されたビット・ストリーム状態を用いて、前記Ｎ個のエンコーダ動作のシーケンシャルな次の１つから、前記マルチプレクサ・エンジンのための適切なビットを選択するように構成された請求項２８に記載の装置。
請求項30
前記プロセッサはさらに、前記更新されたビット・ストリーム状態を、次のエンコーダ動作のために、前記エンコーダへ送信するように構成された請求項２９に記載の装置。
請求項31
前記Ｎ個のフレームを有するエンコーダ動作は、ＵＭＢ拡張フレーム伝送である請求項２８に記載の装置。
請求項32
前記エンコーダ出力バッファは、少なくとも第１のバッファ部分および第２のバッファ部分を有するピン・ポン・リニア・バッファとして設定される請求項２８に記載の装置。
請求項33
前記Ｎ個のエンコーダ動作のうちの第１のバッファされたエンコーダ動作のビットが、前記エンコーダ出力バッファの第１のバッファ部分および第２のバッファ部分のうちの１つから、前記マルチプレクサ・エンジンへ読み出され、前記Ｎ個のエンコーダ動作のうちの次の第２のシーケンシャルなエンコーダ動作のビットが、前記エンコーダ出力バッファの第１のバッファ部分および第２のバッファ部分のうちの別の１つに格納される請求項３２に記載の装置。
請求項34
前記エンコーダは、ＵＭＢＦＬＤＣＨエンコーダである請求項２８に記載の装置。
請求項35
前記エンコーダは、ＬＴＥＰＤＳＣＨエンコーダである請求項２８に記載の装置。
請求項36
前記Ｎ個のシーケンシャルなフレームを有するエンコーダ動作は、拡張されたフレーム伝送である請求項２８に記載の装置。
請求項37
コンピュータ読取可能媒体を備えるコンピュータ・プログラム製品であって前記コンピュータ読取可能媒体は、コンピュータに対して、エンコーダによって符号化されるべきＮ個のシーケンシャルなフレームを有するエンコーダ動作を、おのおのが１つのフレーム伝送のために指定されたＮ個のエンコーダ動作へ分割させるためのコードと、コンピュータに対して、前記Ｎ個のエンコーダ動作のおのおののビットを、エンコーダ出力バッファ内にシーケンシャルにバッファさせるためのコードとを備え、前記Ｎ個のエンコーダ動作のバッファされたエンコーダ動作のビットが、前記エンコーダ出力バッファからマルチプレクサ・エンジンへ読み出され、前記Ｎ個のエンコーダ動作の次のエンコーダ動作のビットが、前記エンコーダ出力バッファ内に格納されるコンピュータ・プログラム製品。
請求項38
前記コンピュータ読取可能媒体はさらに、コンピュータに対して、前記マルチプレクサ・エンジンによる１つのエンコーダ動作の多重化の後、前記Ｎ個のエンコーダ動作のうちの１つのエンコーダ動作の符号化されたビットに基づいて、ビット・ストリーム状態を更新させるためのコードと、コンピュータ対して、前記更新されたビット・ストリーム状態を用いて、前記Ｎ個のエンコーダ動作のシーケンシャルな次の１つから、前記マルチプレクサ・エンジンのための適切なビットを選択させるためのコードとをさらに備える請求項３７に記載のコンピュータ・プログラム製品。
請求項39
前記コンピュータ読取可能媒体はさらに、コンピュータに対して、前記更新されたビット・ストリーム状態を、次のエンコーダ動作のために、前記エンコーダへ送信させるためのコードをさらに備える請求項３８に記載のコンピュータ・プログラム製品。
請求項40
前記Ｎ個のフレームを有するエンコーダ動作は、ＵＭＢ拡張フレーム伝送である請求項３７に記載のコンピュータ・プログラム製品。
請求項41
前記エンコーダ出力バッファは、少なくとも第１のバッファ部分および第２のバッファ部分を有するピン・ポン・リニア・バッファとして設定される請求項３７に記載のコンピュータ・プログラム製品。
請求項42
前記Ｎ個のエンコーダ動作のうちの第１のバッファされたエンコーダ動作のビットが、前記エンコーダ出力バッファの第１のバッファ部分および第２のバッファ部分のうちの１つから、前記マルチプレクサ・エンジンへ読み出され、前記Ｎ個のエンコーダ動作のうちの次の第２のシーケンシャルなエンコーダ動作のビットが、前記エンコーダ出力バッファの第１のバッファ部分および第２のバッファ部分のうちの別の１つに格納される請求項４１に記載のコンピュータ・プログラム製品。
請求項43
前記エンコーダは、ＵＭＢＦＬＤＣＨエンコーダである請求項３７に記載のコンピュータ・プログラム製品。
請求項44
前記エンコーダは、ＬＴＥＰＤＳＣＨエンコーダである請求項３７に記載のコンピュータ・プログラム製品。
請求項45
前記Ｎ個のシーケンシャルなフレームを有するエンコーダ動作は、拡張されたフレーム伝送である請求項３７に記載のコンピュータ・プログラム製品。